以下内容为做过SI相关主题研讨会上，专家做的一些问题沟通互动，关于PCIe85欧姆的布线的问题。
丹尼：史蒂夫，你能给我们简略介绍一下此次网路研讨会吗？你为何选择这个主题？
史蒂夫：现在，高速系统面临着许多必须在同一堆叠中实现的同步阻抗要求-以太网的100欧姆差分阻抗，90欧姆的USB，85欧姆的PCIe以及无数的推挽DDR要求。我们希望遵守规范欧姆，以正确的阻抗选择组件和布线走线。但是，有时也存在一些障碍——首选器件不是85欧姆，或则上游封装是另一种阻抗。我们想遵守PCIe的85欧姆的口头禅，但这可能并不容易。我们能做哪些，规范如何说？
丹尼：PCIe是否须要85欧姆联接器？
史蒂夫：让我们直接步入规范。关于PCIe85欧姆要求，规范说“此要求不适用于盲孔、连接器、封装、电缆和其他类似结构”卡规范修订版中的内容：
85欧姆以外的联接器是可以接受的，事实上这很常见。在短时间内，触点曝露在空气中（如CPU插孔），这会降低阻抗。这种短距离偏斜将低于85欧姆，但在杂波耗损中不会起不利影响。事实上，在兼容的Gen3和Gen4联接器上观察到110欧姆是很常见的。
丹尼：在PCB上，是否须要85欧姆布线？
史蒂夫：对于遵守CEM（卡电子机械）规范的可互操作系统和卡，它是必需的欧姆，确保任何配接设备的阻抗匹配。
所有其他系统（具有任意数目的联接器或线缆）都可以使用任何PCB阻抗。许多封装和联接器设计为支持多个I/O，而且具有100欧姆甚至93欧姆的阻抗作为平衡折衷方案。我建议查看并确定哪种阻抗可能最适宜您的特定设计。
93欧姆布线显得越来越普遍，但继续使用85欧姆布线以及更高阻抗的封装和联接器并非没有道理。较低的PCB阻抗确实具有一些优点，包括更低的耗损，更好地匹配密集的BGA，以及对阻抗变化的更大容忍度等等。
丹尼：通过布线传输PCIe是否须要85欧姆？
史蒂夫：选择线缆阻抗以匹配PCB上使用的阻抗是很迷人的。并且，有几个须要考虑诱因：首先，更高频率的反射比PCB本身对配接联接器阻抗的参数更大。倘若给定联接器的输入讯号从PCB上的85降低到93欧姆，则最好保持在93欧姆，而且不会通过降低到85欧姆线缆来形成新的反射。
其次，阻抗和耗损之间的关系与PCB关系成正比。也就是说，较高阻抗的线缆具有较少的插入耗损，而较高阻抗的PCB则具有更大的耗损。85欧姆和100欧姆之间的耗损差高达14%。
最终，线缆阻抗的选择取决于系统的优先级。假如插入耗损是最大的限制，这么93或100欧姆线缆是最佳选择。
丹尼：特别好！有哪些结束语吗？
史蒂夫：希望我们的读者才能查看她们的特定设计，选择最佳阻抗，而不是局限于85欧姆。请记住，当使用可互操作的CEM插孔时，该规范仅要求PCB布线为85欧姆。当涉及到联接器、电缆、封装和PCB与其他联接器的布线时，该规范容许任何最适宜您的设计的阻抗。
一己之见：许久之前就有听联接器的厂商说过，端子的设计通常做不到85欧姆，都是在90欧姆以上，当时就很好奇，为何这样？当时给出的解释是工艺方面的问题。这篇文字给出的最佳阻抗说法，换句话说，所有的设计都是匹配和控制能量的反射。心有规则而不屈从于此，捉住本质的东西，这才是总线链路设计的管控基本法。