模电基础知识点总结模电数电基础面试总结1、基本放大电路种类（电流放大器，电流放大器，互导放大器和互阻放大器），优劣点，非常是广泛采用差分结构的诱因。2、负反馈种类（电流并联反馈，电压串联反馈，电流串联反馈和电压并联反馈）；负反馈的优点（增加放大器的增益灵敏度，改变输入内阻和输出内阻，改善放大器的线性和非线性失真，有效地扩充放大器的通频带，手动调节作用）电压定理：在集总电路中，任何时刻，对任一节点，所有流出节点的大道电压代数和恒等于零。电流定理：在集总电路中，任何时刻，沿任一回路，所有大道电流的代数和恒等于零。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有：电流串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点：增加放大器的增益灵敏度，改变输入内阻和输出内阻，改善放大器的线性和非线性失真，有效地扩充放大器的通频带，手动调节作用。电流（流）负反馈的特性：电路的输出电流（流）趋于于维持恒定。有源混频器：集成集电极和R、C组成，具有不用电感、体积小、重量轻等优点。集成集电极的开环电流增益和输入阻抗均很高，输出内阻小，构成有源混频电路后还具有一定的电流放大和缓冲作用。
但集成集电极带宽有限，所以目前的有源混频电路的工作频度无法做得很高。答：基本放大电路按其接法的不同可以分为共发射极放大电路、共栅极放大电路和共基极放大电路，简称共基、共射、共集放大电路。共射放大电路既能放大电压又能放大电流，输入内阻在三种电路中居中，输出内阻较大，频带较窄。常做为低频电流放大电路的单元电路。共基放大电路只能放大电流不能放大电压，输入内阻小，电流放大倍数和输出内阻与共射放大电路相当，频度特点是三种接法中最好的电路。常用于宽频带放大电路。共集放大电路只能放大电压不能放大电流，是三种接法中输入内阻最大、输出内阻最小的电路，并具有电流追随的特性。常用于电流放大电路的输入级和输出级，在功率放大电路中也常采用射极输出的方式。２．若阳极阴极电位差＞UD，则其正向导通；３．若电路有多个晶闸管，阳极和阴极电位差最大的晶闸管优先导通；其导通后，其阳极阴极电位差被钳制在正向导通电流（０.7V或０.３V）；再判定其它晶闸管．右图中，已知V=3V，V=0V，DA优先导通，则DA导通后，DB因反偏而截至，起隔离作1、数字讯号：指的是在时间上和数值上都是离散的讯号；即讯号在时间上不连续，总是发生在一序列离散的顿时；在数值上量化，只能按有限多个增量或阶梯取值。
（模拟讯号：指在时间上和数值上都是连续的讯号。）2、数字电路主要研究电路输入、输出状态之间的互相关系，即逻辑关系。剖析和设计数字电路的物理工具是逻辑代数，由美国物理家布尔1849年提出，因而俗称布尔代数。3、逻辑代数有三种最基本的运算：与、或、非。基本逻辑的简单组也称为复合逻辑。5、化简电路是为了增加系统的成本，提升电路的可靠性，便于使用最少集成电路实现功能。6、把若干个有源元件和无源元件及其导线，根据一定的功能要求制做在同一块半导体芯片上，这样的产品叫集成电路。最简单的数字集成电路就是集成逻辑门，以基本逻辑门为基础，可构成各类功能的组合逻辑电路和时序逻辑电路。7、TTL门电路：是目前双极型数字集成电路使用最多的一种，因为输入端和输出端的结构产生都采用了半导体二极管，所以称作晶体管-晶体管逻辑门电路。TTL与非门是TTL门电路的基本单元。最常用的集成逻辑门电路TTL门和CMOS同步电路：储存电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因此所有触发器的状态的变化都与所加的时钟脉冲讯号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这种触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉内阻。因为不用OC门可能使灌电压过大，而烧毁逻辑门。3、解释setup和，作图说明，并说明解决办Setup/是测试芯片对输入讯号和时钟讯号之间的时间要求。构建时间是指触发器的时钟讯号上升沿到来曾经，数据稳定不变的时间。输入信(来自:论文网:模电基础知识点总结)号应提早时钟上升沿（如上升沿有效）T时间抵达芯片，这个T就是构建时间-.如不满足,这个数据就不能被这一时钟攻入触发器，只有在下一个时钟上升沿，数据能够被攻入触发器。保持时间是指触发器的时钟讯号上升沿到来之后，数据稳定不变的时间。若果不够，数据同样不能被攻入触发器。构建时间()和保持时间（）。构建时间是指在时钟边缘前，数据讯号须要保持不变的时间。保持时间是指时钟跳变边缘后数据讯号须要保持不变的时间。假如数据讯号在时钟沿触发前后持续的时间均超过构建和保持时间，这么超过量就分别被称为构建时间裕量和保持时间裕量。在组合逻辑中，因为门的输入讯号通路中经过了不同的延时，致使抵达该门的时间不一致叫竞争。
形成毛刺叫冒险。判定方式：代数法、图形法（是否有相切的卡诺圈）、表格法（真值表）。假如布尔式中有相反的讯号则可能形成竞争和冒险现象。解决方式：一是添加布尔式的消掉项；二是在芯片外部加电容；三是加入选通讯号。5、名词：SRAM、SSRAM、SDRAM：（SRAM：静态RAM；DRAM：动态RAM；SSRAM：同步静态随机访问储存器。它的一种类型的SRAM。SSRAM有访问都在时钟的上升/增长沿启动。地址、数据输入和其它控制讯号均于时钟讯号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟电流和电路知识点总结，数据输入和输出都由地址的变化控制。SDRAM：同步动态随机储存器6、和ASIC的概念，她们的区别。（未知）答案：FPGA是可编程ASIC。ASIC:专用集成电路电流和电路知识点总结，它是面向专门用途的电路，专门为一个用户设计和制造的。按照一个用户的特定要求，能以低研发成本，短、交货周期供货的全订制，半订制集成电路。与门阵列等其它ASIC(C)相比，它们又具有设计开发周期短、设计制导致本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
a、首先应当确认电源电流是否正常。用电流表检测接地引双脚电源引脚之间的电流，看是否是电源电流，比如常用的5V。b、接出来就是检测复位引脚电流是否正常。分别检测按下复位按键和放开复位按键的电流值，看是否正确。c、然后再检测晶振是否起振了，通常用示波器来看晶振引脚的波形；经过前面几点的检测，通常即可排除故障了。假如系统不稳定的话，有时是由于电源混频不好造成的。在单片机的电源引双脚地引脚之间接上一个0.1uF的电容会有所改善。假如电源没有混频电容的话，则须要再接一个更大混频电容，比如220uF的。遇见系统不稳定时，就可以并上电容试试（越紧靠芯片越好）。同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。COMS电平可以直接互连吗？（汉王面试）常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，因为TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS须要在输出端口加一上拉内阻接到5V或则12V。答：亚稳态是指触发器未能在某个规定时间段内达到一个可确认的状态。
当一个触发器步入亚稳态时，既未能预测该单元的输出电平，也难以预测何时输出能够稳定在某个正确的电平上。在亚稳态期间，触发器输出一些中间级电平，或则可能处于振荡状态，但是这些无用的输出电平可以沿讯号通道上的各个触发器级联式传播下去。解决方式主要有：(1)增加系统时钟；(2)用反应更快的FF；(3)引入同步机制，避免亚稳态传播；(4)改善时钟质量，用边缘变化快速的时钟讯号；(5)使用工艺好、时钟周期裕量大的元件。11、锁存器、触发器、寄存器二者的区别。锁存器：一位触发器只能传送或储存一位数据，而在实际工作中常常希望一次传送或储存多位数据。因此可把多个触发器的时钟输入端CP联接上去，用一个公共的控制讯号来控制，而各个数据端口一直是各处独立地接收数据。这样所构成的能一次传送或储存多位数据的电路就称为“锁存器”。寄存器：在实际的数字系统中，一般把就能拿来储存一组二补码代码的同步时序逻辑电路称为寄存器。因为触发器内有记忆功能，因而借助触发器可以便捷地构成寄存器。因为一个触发器能够储存一位二补码码，所以把个触发器的时钟端口联接上去能够构成一个储存n位二补码码的寄存器。
区别：从寄存数据的角度来年，寄存器和锁存器的功能是相同的，它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制。可见，寄存器和锁存器具有不同的应用场合，取决于控制形式以及控制讯号和数据讯号之间的时间关系：若数据讯号有效一定滞后于控制讯号有效，则只能使用锁存器；若数据讯号提前于控制讯号抵达而且要求同步操作，则可用寄存器来储存数据。2、三极管的工作条件。答：B极（集电极）在有一定的电流时，发射极电流应当在0.3V以上。3、TTL电平的电流值。答：5V上下浮动10%，即—5.5V。
