关键词：信号完整性，测试
摘要：本规范详细描述了单板信号质量测试的方法。 包括各种信号波阵数的定义、信号质量测试的条件、覆盖范围、合格标准、信号分类、各种信号波阵数的指标、测试点的选择、重点用于分析测试结果。
首字母缩略词列表：
SI 信号完整性
TTL-Logic 晶体管-晶体管逻辑
互补金属氧化物半导体
低电流 TTL
低电流CMOS
发射极耦合逻辑
PECL/Logic 伪发射极耦合逻辑
LVDS 低低电流差分信号
无线电收发器逻辑
- 高速收发逻辑
- 改进高速收发器逻辑
差分 HSTL
-Logic Pin系列终端逻辑
SPI串行外设插座
集成电路间总线
USB总线通用串行总线
1 简介
《信号质量测试规范》是在总结多年实际工作经验的基础上制定的，目的是规范和指导硬件调试、硬件测试和生产测试过程中的信号质量测试方法和手段。
二、适用范围
该规范作为开发和试点测试中信号质量测试的通用标准。
本规范适用于所有数字信号的调试和测试过程。 测试应涵盖各个功能模块，包括电源、时钟、复位电路、CPU最小系统、外接插座（E1、网口、串口等）、逻辑芯片（CPLD/FPGA）、专用电路等。
模拟电路由于其信号的连续变化，不能直接适用本规范，可酌情参考。
本文档未包含的内容：非信号质量测试内容。 例如，不适用于某些硬件插座指标测试、系统硬件尺寸测试、环境测试、EMC测试、安全测试、保护测试、振动测试等。
3. 信号质量测试概述
3.1 信号完整性的概念
今天的高速数字系统可以运行在几千兆赫兹的时钟频率上，它们的快速斜率瞬变和极高的工作频率，再加上它们的高电路密度，最终会导致系统的行为与低速设计截然不同，信号完整性出现问题。 信号完整性的破坏将直接导致信号失真、时序错误，形成不正确的数据、地址和控制信号，从而导致系统故障甚至系统崩溃。 为此，信号完整性问题已经越来越引起高速数字电路设计者的重视。
如果电路中的信号能够以要求的时序、持续时间和电流幅值到达IC，则电路具有更好的信号完整性。 相反，当信号没有正确响应时，就会出现信号完整性问题。 SI()解决了信号传输过程中的质量问题，特别是在高速领域，数字信号的传输不能只考虑逻辑实现，而数字元器件开关行为在化学实现中的模拟效应往往成为设计成败的关键。
3.2 信号质量
常见的信号质量问题表现在以下几个方面：
6）其他信号质量问题原因：
噪音
噪声表现为信号通过信号线时，PCB板上与其相邻的信号线
只有这样才会诱发相关信号，我们称之为噪声。
干扰通常表现为毛刺。
信号线离相位线越近，线宽越大，形成的驻波信号越小。异步信号与时钟
信号更容易形成驻波。 因此，去拥塞的方法是去除拥塞的信号或屏蔽严重干扰的信号。
电磁辐射
EMI(-) 代表电磁干扰，它会导致问题，包括过度
电磁辐射和对电磁辐射的敏感性。 EMI是指数字系统在通电运行时，会向周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。 其形成的主要原因是电路工作频率过高和布局布线不合理。 目前已有EMI仿真的软件工具，但EMI仿真器价格昂贵，仿真参数和边界条件的设置难度很大，直接影响仿真结果的准确性和实用性。 最通用的做法是将控制EMI的各种设计规则应用到设计的各个环节，实现设计各个环节的规则驱动和控制。
4.信号质量测试条件
4.3 示波器选用及使用要求：
1）测试前，确保被测仪器（）与被测单板或系统共地。 如果没有共地，相线悬空，可能会得到错误的测试结果。 接地内容参见第8节“测试系统接地说明”；
2）仪器在测试前需要进行校准；
3）为保证测试数据的准确性，应尽可能使用高输入阻抗、小电容、高带宽、高带宽示波器的有源探头；
4）示波器的带宽：描述示波器固有的上升时间（即信噪比）。 探头和示波器的带宽应超过信号带宽3~5倍以上；
5）示波器的采样速度：用每秒采样数（S/s）表示，是指数字示波器对信号进行采样的频率。 为了准确再现信号，根据香农（）定理，示波器的采样速度必须至少是信号最高频率分量的两倍；
6）电阻值尽量小，波形尽量扩大，以便于观察波形变化的细节，准确检测其幅值；
7）检测信号的边沿时，应选择合适的边沿触发；
8）所有高端示波器都有毛刺捕捉模式，可以用来捕捉毛刺；
9）泰克示波器提供检测信号异常、数据信号眼图异常和高低电平毛刺的功能，检测眼图、毛刺、纹波等瞬时变化的波形；
4.4 探头选择和使用要求
1) 不允许在探头仍与被测电路连接时插拔探头；
2）有源探头、差分探头、电流探头是非常昂贵的设备，要注意保护。 在插拔探头之前必须关闭示波器。 无源探头通常没有硬性规定，但出于可靠性考虑，建议所有探头不能热插拔，并且在插拔任何探头之前必须关闭示波器；
3）探头的相线只能接电路板上的相线，不能接电路板的正负电源端子。 否则可能造成电路板元器件损坏，甚至烧毁探头的小夹子和探头本身；
4）探头的电容越小，其对电路的负载越小，测试结果越准确。 选择时请根据情况慎重考虑；
5）探头有检测范围，不要用它来测量大信号，以免对探头造成损坏。 例如：当信号幅度超过±40V时，用有源探头P6245、P6243检测会导致探头损坏；
6) 差分探头所能检测的差分电流范围是有限的。 例如，差分探头P6247上的开关在÷10位置时，可测量的差分电流量程为±8.5V，而在÷1位置时，仅为±850mV。 当差分信号的峰峰值超过850mV（如公司常用的平衡线路传输信号为±5V）时，注意÷10的选择，否则显示的波形会因输入太大；
7) 需要先校准电压探头。 每测试一个信号，需要校准一次；
8）使用时，探头应尽量垂直于被测面。 但不要用力按压，以免损坏探头；
4.5 测试点的选择
1）通常只测试板子接收到的信号，不测试发送的信号；
2）信号质量测试点要求在信号末端进行测试（根据当前信号流向确定测试点）。 尽量在芯片的输入引脚上检测，或者尽量靠近输入引脚；
3）很多信号在单板上会经过多级匹配驱动。 该输入信号的测试点应选在芯片匹配后的输入端。 建议对各级驱动芯片的输入端进行测试；
4）对于同一信号在不同拓扑点（如星型拓扑）的情况，信号质量差异很大，因此通常要求必须测试所有输入点的信号质量；
5）测试信号应尽量靠近接地，减少接地分支面积；
5. 信号质量测试通用标准
5.1 信号电平说明：
信号质量涉及的几个概念：
波形周期 对于重复波形，相邻两个重复波形之间的间隔定义为波形周期
周期，其倒数为波形频率。
波形长度 波形电流上升到波形幅度的50%，直到波形电流上升到波形幅度的50%
停止时间。
上升时间 波形电流从波形幅度的 10% 上升到 90% 所需的时间。
增长时间 波形电流从波形幅度的 90% 增加到 10% 所需的时间。
转矩是指波形长度与周期的比值，例如方波的基频为50%。
高水平是一个门槛。 当信号电平超过这个值时，将被认为是高电平，即'1'。
在应用程序中，有输入点和输出点。
低电平是一个阈值。 当信号电平低于该值时，将被认为是低电平，即'0'。
应用程序中也有输入和输出点。
输入高电平
(VIH)
保证逻辑门输入为高电平时允许的最小输入高电平，当输入电平为
当它低于 VIH 时，输入电平被认为是高电平。
输入低电平
(VIL)
保证逻辑门的输入为低电平时允许的最大输入低电平，当输入电平为
当高于VIL时电流与电压成什么比，感觉输入电平低。
输出高电平
(VOH)
保证逻辑门输出为高电平时输出电平的最小值，逻辑门输出为
高电平时电平值必须大于此VOH。
输出低电平
(卷)
保证逻辑门输出为低电平时输出电平的最大值，逻辑门输出为
低电平时电平值必须小于此VOL。
门限等级
(VT)
数字电路芯片中有一个阈值电平，就是电路刚好能转过来的电平。
等级。 它是 VIL 和 VIH 之间的电流值。对于 CMOS 电路，阈值
水平，这基本上是二分之一的电源电流value.But确保稳定的输出，有必要
要求输入高电平>VIH，输入低电平
上下，即VIL～VIH区域，电路的输出会处于不稳定状态。
【注意】对于普通的逻辑电平，上述参数的关系如下：VOH>VIH>VT>VIL>VOL。
5.2 资格标准
5.3 信号质量测试结果分析注意事项
1）窄脉冲有设计缺陷（如逻辑设计缺陷）等，不属于信号质量要求范围，属于设计错误，必须改正；
2）参照信号的用途，分析信号质量对单板的影响。
在某些情况下，信号质量差不一定会影响系统，因此不能简单地参考指标。 例如，数据线和地址线都是电平有效信号，但一般都是在读/写控制信号的上升沿/上升沿采样，边沿处的信号质量对系统影响不大。 因此，在选择我们关心的测试指标时，一定要根据自己的需要来选择。 还应该强调的是，似乎对系统功能实现没有影响的边缘过冲可能对组件的使用寿命产生不利影响。
3）根据元器件本身的设计和工艺，酌情考虑输入信号的过冲对元器件的影响。
现在的CMOS工艺输入电平可以达到0~7V，所以高电平过冲对元器件影响不大，主要关注的应该是低电平过冲。 元件功能异常可能不仅与低电平超调的大小有关，还与低电平超调的时间长短有关。 对于CMOS元件，要特别注意其低电平过冲的影响，可能造成闩锁。 对于不同的元器件，其低电平要求应满足制造商规定的要求。
4）当信号波形不标准时，可能是信号处于三态，或者板子此时没有使用信号。 对于这个信号，要注意分析信号是否在有效周期内。 如果在无效期，则可视为正常信号。 .
6、信号质量测试方法
6.1 电源信号质量测试
6.1.1 说明
电源本身有各种参数。 配合产品使用时，在实际工作过程中一定要注意电源的各项输出参数是否符合要求。 个别电源参数，与产品配合使用时的电源参数往往不同。 我们必须在实际应用中对电源的每一个关键参数进行详细的测试，以保证产品（系统）的正常运行。
这里讨论的是电源工作时输出信号参数的测试方法和要求。
6.1.2 测试项目
1）测试电流值（准确度）
2）测试电源噪声/噪声
3）测试电流通断波形
4）慢启动电路参数检测
5）测试电源电压和冲击电压
6）测试电源报警信号
7）测试冗余电源的均流参数
6.1.3 试验方法
1）测试电流值（准确度）
测试仪器万用表（或示波器+无源探头）
测试方法以测试芯片后端输入电流（DC）为例，测试工具：万用表（或显示器
6.1.3 试验方法
1）测试电流值（准确度）
测试仪器万用表（或示波器+无源探头）
测试方法以测试芯片后端输入电流（DC）为例，测试工具：万用表（或显示器
示波器）。 将万用表黑色底座（或示波器探头的地线）接到被测电源的地，红色底座（或示波器探头的探头）接到被测电流。 需要在板子空载和满载时分别测试电流精度。 测试点 1）电源（DC/DC、LDO等）的电流输出脚；
2）芯片的电源引脚；
验收标准通常在标称电流值的 ±5% 以内。 根据芯片的电流要求确定。
注意事项 1）确保数字万用表的电池充满电，否则测试结果会有较大偏差；
2）不建议用示波器测试电流精度，因为会有误差。万一要用
检查示波器的电流精度，需要设置为DC，取均方根值；
2）测试电源噪声/噪音
定义噪声：是出现在输出端之间，与输入频率和开关频率同步的成分。
用有效值表示，通常在输出电流的0.5%以下； 噪声：是输出端之间出现的噪声以外的高频成分，也用峰峰值（）值表示，通常在输出电流的1%%以下； 噪声噪声：是上述“纹波”和“噪声”的综合，用峰峰值（）值表示，通常要求在输出电流的2%以下。 测试仪器示波器测试仪器。 推荐使用模拟示波器，如果没有模拟示波器，尽量使用无源
探测。
测试方法
1.采用相线环对接检测法，即所谓对接检测。示波器设置带宽
( )为20MHz，直流偏置电流 ( )为内部电流精度测量
.Use a probe with a phase wire loop, 将探头直接接触电源引脚，相线环
直接接负输出的引脚，这样示波器读出的峰峰值就是输出线
噪音;
2、将示波器的带宽设置为全带宽（Full），测试结果为噪声值；
3、噪声和噪声应在板子满载和卸载时进行测试。
测试点电源，芯片供电引脚。
资格标准
具体资格标准参考芯片的要求。中试部门给出的资格标准（考虑我们的
测试情况，相对定义稍微放宽）：
1）通常基极要求<1%的输出电流（20MHz带宽测试，结果可见
对于纯噪声）；
2）通常基极噪声要求小于输出电流的2%（全带宽测试，结果可见
是噪音+噪音）。
注意事项 1) 测试时探头尽量采用无源探头；
2）就近原则，探头的相线接在离测试电源最近的地线上。 并且接地环线要尽可能短；
3）请尽量把噪声展开成如下图形，最好记录下它的频率以便分析。
3）测试电流通断波形
测试仪器示波器
测试模式将示波器探头连接到被测电流，示波器设置为在上升沿或上升沿触发。
然后开关电源，通过示波器观察通电和通电波形。测试的原理是
选择合适的时间长度可以在示波器上显示完整的上电波形，并且
为了显示波形问题。
测试点一般需要测试以下两种开机和开机波形：
1）检测芯片电源管脚的通断波形：芯片的电源管脚；
2）检测一个板/系统的上下电对其他板/系统的影响：系统电源。
合格标准 1）在电源输出端进行测试电流与电压成什么比，通常要求电流上下电的过冲不超过被测电流
10%。 测试芯片后端时，可参考该级别的通用标准；
2）电源通电时，电流不得有较大的下降，断电时，不得有较大的后坐力和
回到沟里。 （跌落和反冲不能超过芯片的启动工作电流），如果出现阶跃现象，需要注意分析其影响；
3）注意，如果有负电流，需要根据芯片要求商量；
4）很多芯片采用多种电源供电（如外部I/O电流3.3V，内核电流
1.8V)，这样的电流之间可能会有上电时序要求，参考元件指南
评估测试结果是否令人满意。
预防措施涵盖以下情况：
1) 打开和关闭系统；
2）单板插拔；
3）插拔电源板；
4）检测慢启动电路的参数
测试仪器
示波器
常用的测试方法-48V慢启动电路如右图所示。测试时，使用多道示波器。 一个测试点在慢启动电路之前，另一个测试点在慢启动电路之后。
用示波器观察两个测试点的开机时间差。 其他如3.3V慢启动电路测试类似。
测试点如上图所示。 注意探头和探头的相线不能接反，否则检测结果可能错误。
或对设备或探头造成损坏。
资格标准
1）延迟时间：通常要求在20-200ms范围内；
2）上升时间：对于Trise，一般以ms级别为单位。 要求范围尽可能小，但同时要求冲击电压符合合格标准；
3）无多次上下电现象（振荡上下电）；
右图是3.3V慢启动电路的测试结果。 Ch1（蓝色）从背板输入
3.3V电源信号，Ch2（红色）为慢启动电路后的3.3V信号。
在上图中，
可以看到整个慢启动时间分为几个部分：
1.延时时间，图中为慢启动时背板输入电源有效
动态电路的输出时间差相当于背板电源输入的延时；
2、慢启动电路具有从输出到输出电流下降到10%幅值的时间；
3.上升时间，也就是图中的Trise。 是缓启动电路输出电流从10%上升到90%的时间；
4、输出电流从90%下降到100%的时间；
其中第2项和第4项的参数可以忽略，平时我们只关注和Trise。
预防措施涵盖以下情况：
1) 打开和关闭系统；
2）单板插拔；
3）插拔电源板；
5）测试电源电压和冲击电压
测试仪器示波器
测试模式电源电压：
方法一：使用电压探头。将电压探头放在待测电流通路上，用示波器
监视器观察上电电压波形和上电后电压稳定波形。 测试时注意电压探头的方向；
技巧二：用电流钳表在待测电流通路上进行测试。
冲击电压：
用电压探头将电压探头夹在待测电流通路上，通过示波器观察电源通断时的电压波形。 注意电压探头的方向。 最好在冷机时测试开机冲击电压，冲击电压最大。 最好在电路板满载时测试电击电压。
测试点去掉单板（背板），在电源链路上引入串接的保险丝，换上粗短的线材。
电压探头或钳表检测该导线上的电压。
资格标准
1）电源电压的稳定值不能超过最大额定输出电压的90%；
2）冲击电压值不能超过额定输出电压的5倍。 3次以上应引起注意；
3）单板在任何业务条件下的电压必须小于电源的最小负载，并且必须充满
满足最大容性负载要求；
4）熔断器尺寸的选择与冲击电压的关系。如果浪涌电压是熔断器的
额定电压的5-10倍，要观察冲击电压的长短，保险丝是速断型，所以冲击电压的长度不能超过几十微秒； 如果是慢熔断型，脉冲电压的长度不能超过几百纳秒。
防范措施
1、冲击电压试验应符合下列条件：
1) 打开和关闭系统；
2）单板插拔；
3）插拔电源板；
2、冲击电压试验时，若有感性元件（电感等）
方便，拆下电感元件换上粗短的导线，再用电压表或钳形表
检查这根线上的电压。 由于电感元件本身具有抑制冲击电压的作用，
这种方法只适用于检测静电压，检测冲击电压时，可将电感元件撬起
然后前端连接粗线和短线的检测。 如下。