在电路设计时，我们常常可以见到会有小阻值例如20欧、22Ω、33Ω的小阻值串联到讯号线甚至是MCU的Vdd线上电感并联电阻有什么作用，如右图所示：这些串联的阻值一般起哪些作用的呢？为何须要串联内阻？
一般是有两个作用：阻抗匹配和限流。
一：阻抗匹配
对于高速讯号而言，须要考虑讯号完整性，PCB走线和附加组件产生的传输线阻抗的任何不匹配就会造成讯号转换的反射。
假如容许这种讯号顺着轨迹来回大跌，在许多周期内反射末端的不匹配直至它们消失，会形成讯号“振铃”，发射讯号会叠加到原始讯号中导致芯片辨识的错误。
一般，输出引脚的阻抗高于走线，而输入引脚的阻抗较高。若果在输出引脚上放置一个电阻与传输线阻抗匹配的串联阻值，这将立刻产生一个分压器，沿线传播的波前电流将是输出电流的一半。
在接收端，输入的较高阻抗本质上看上去像一个开路，这样才会形成同相反射，使瞬时电流加倍反馈到原始讯号。
假如准许这些反射讯号返回到低阻抗的讯号输出端，它将异相反射并形成建设性干扰，再度相乘并形成振铃。
若果在讯号线上串联小阻值，内阻就可以吸收反射的讯号，内阻的电阻大小似乎也并非随便选择的，理想情况下是：选择的电阻与线路的阻抗想匹配，而且在PCB设计时将内阻放置到连线的正中间位置时疗效最好（针对2点联接的方式）。
二：限制电压
在低速讯号中，串联内阻的另一个最常见的诱因是：限制电压。
在一般情况下，不同代的CMOSIC技术具有不同的最佳工作电流，而且可能具有由晶体管的微小化学规格设定的最高工作电流。即IC所能承受的电流不能低于电路的最高工作电流，否则容易引起芯片损毁。
在大多数的芯片输入端或则电源端都装有钳位晶闸管用于避免缺相受损；如5V讯号驱动3.3V芯片时，大几率情况是3.3V芯片的内部钳位晶闸管处于工作状态，将电流钳位到一个合理的电流水平。
然而这些钳位晶闸管可以将电流钳位到稳定水平，但并不能承受极其高的电压。
因而多数情况下，通过串联小阻值来保证限制流进芯片的电压，保护芯片安全。
据悉，还听到有一些解释，没有确认是否确切，先贴上来：
对引脚的保护。
第一是阻抗匹配。由于讯号源的阻抗很低，跟讯号线之间阻抗不匹配，串上一个内阻后，可改善匹配情况，以降低反射，防止振荡等。
第二是可以降低讯号边缘的崎岖程度，进而降低高频噪音以及过冲等。由于串联的阻值，跟讯号线的分布电容以及负载的输入电容等产生一个RC电路，这样才会增加讯号边缘的崎岖程度。你们晓得，假若一个讯号的边缘十分险峻，富含大量的高频成份，将会幅射干扰，另外，也容易形成过冲。
问一:看原理图时，常常会听到串一些小阻值，如22/27/33/100欧姆，但也不是一定要串。同样场合有的串，有的不串。请哪位高手赐教一下吧?
A答:若是高速讯号线上串小阻值，即为终端阻抗匹配。假如是GPIO口上串了小阻值（/100欧姆），可能是抗小能量电流脉冲的。
简单的事例：一个并口通信的提示讯号，当接上并口时，由于顿时的拔插形成了一个很窄的电流脉冲，假如这个脉冲直接打到GPIO口，很可能打坏芯片，并且串了一个小阻值，很容易把能力给消耗掉。假如脉冲是5mA5.1V，这么过了30ohm后就是5v左右了...
B继续:严格来讲，当高速电路中，阻抗匹配，讯号在传输介质上的传输时间小于讯号上升沿或则增长沿的1/4时，该传输介质就须要阻抗匹配。避免电流脉冲对芯片的影响！
通常当PCB走线的宽度小于其传输讯号的波长的1/10时，我们就就须要考虑阻抗匹配。(也不懂,不过据说,应当是电磁学上面讲的,我没学电磁学....之后学习)
以上的高速数字电路就可以考虑阻抗匹配了
C答:主要是基于阻抗匹配方面的考虑,以达到时序统一,延后时间,走线电容等不会超过范围!缘由在于时可能走线方面不是很匹配!
问二:在高速讯号中常常可以见到在讯号线上串小阻值，请问在时应当把它放到CPU端还是置于讯号的终端好些呢？看过一些GPS公版方案中是置于CPU端，但也看见其他的原理图是置于讯号的终端，恳请理论支持！
A答:通常的做法是在讯号源端串小阻值，在讯号终端并一个小阻值。在讯号源端串一个小阻值电感并联电阻有什么作用，没有公式的理论：通常传输线的特点阻抗为50欧姆左右，而TTL电路输出内阻大约为13欧姆左右，在源端串一个33欧姆的阻值，13+33=46大致和50相当，这样就可以抑制从终端反射回去的讯号再度反射。(传输线的特点阻抗,得查查...)。在讯号接收终端并一个小阻值，没有公式的理论：若讯号接收端的输入阻抗很大，所以并接一个51欧姆的阻值，内阻另一端接参考地，以抑制讯号终端反射。讯号接收终端串接阻值，从抑制讯号反射的角度考虑，只有终端输入的阻值大于50欧姆。但IC设计时，考虑到接收能量，不会将接收端的输入内阻设计得小。(这个反射,究竟是怎样理解?能量反射,有了解的同学解答一下)。在讯号线上串一个内阻，可能还有一个用途：ESD。如在USB插口上，靠USBPORT端的D+和D-上串一个小阻值，如10欧姆。就是由于USBPORT端的ESD过不了。
B答：通常高速数字讯号传输线上会串内阻，目的是解决阻抗匹配问题，阻抗不匹配会造成讯号反射，电磁波类似光一样在同一种介质中传播方向和能量不会衰减，但若果光从一种介质发射到另外一种介质的时侯会发生反射和折射现象，这么光抵达终端的能量会衰减好多吧。同理高速数字信号从源端向终端传输过程中因为连接线或则PCB的诱因引起部份阻抗不连续（例如要求传输线阻抗为100欧，然而PCB有的部份是100欧，并且中途打盲孔或则线宽发生变化都会导致阻抗的不连续）都会造成讯号反射，反射的讯号在传输线中又会与原讯号叠加，讯号被干扰了，终端接收这样的讯号解码会出错。USB插口上串的阻值就是此用途，通常来说，假如比较好此内阻贴0欧没问题的，但是假如USB只是传输低速讯号也不会有问题，阻抗要求也没这么严格。而且假如传输的是高速USB讯号且有问题这么串个小阻值可能会解决误码的问题。ESD元件通常都是通过一定的路径或则方法将静电尽可能的导出地或则电源而防止对芯片的影响，所以ESD元件有一端肯定是接地的，而不是串在电路中。