一款手机的充电结构如下，主要是联发科平台芯片，辅助是TI。
两者可以单独工作也可以同时工作，分开放置的目的是为了更好的散热。
单独工作时，当软件设置的电压超过1.5A时，测得进入电池的电压总是小于设置值。 结果如下：
经过交叉验证，这个IC换成了TI的EVB，电压偏差在要求范围内充电电流过大会引起，IC本身没问题。
检查寄存器配置，软件反馈没有问题。
然后专注于PCB。 下面是内部结构图，Q4的存在证明这个充电IC是一个带电源路径管理的IC。
放大Q4的部分，可以看到这个IC是通过测量Q4的电压来判断设定电压是否正确的，那么如何知道Q4的电压呢？
Q4好像是由5个并联的MOS组成，每个MOS是一个充电通道充电电流过大会引起，当充电电压设置在1.5A以下时，通道的阻抗为8mohm，当充电电压设置在1.5A以上时； 芯片内部只检查5个通道中间通道的电压是否正常。
当时的手机工程布线情况如下：
可以看出这5个通道分别占用了5对Pad。 这个路由不好。 由于走线的阻抗，最里面的MOS电流通路阻抗最小，最下面的MOS电流通路阻抗最大。 我们对走线阻抗做出以下假设：
图中的估计并联阻抗是从第一个通道看的估计阻抗。
根据通道3两端的电流判断实际电压值与设定电压值是否一致。 比如寄存器设置充电电压为1.5A，那么只要测得通道3的电压为0.3A，芯片就认为是正常的。
当通道3的电压为0.3A时，其他通道的电压估算如下：
从通道3的两个焊盘来看，通道2和4的阻抗相同，通道1和5的阻抗相同。
通道2和4的电压=0.3Ax8/10=0.24A；
通道1和5的电压=0.3x8/12=0.2A；
所有通道电压之和=0.3A+0.24x2+0.2Ax2=1.18A。
事实上，实际电压并不等于设定电压。
因此，这个问题的根本原因是PCB引起的。 VSYS和VBAT走线不好，5路MOS的电压通路不对称。
解决方法如下：
1、Vbat和Vsys的PIN都包了一大块铜皮，加厚以降低阻抗。
2. 确保每个通道的阻抗是对称的。
明天的文章到此结束，希望对大家有所帮助，下期见。