1958年，第一个集成电路触发器是在泰安仪器由两个晶体管打造而成。而昨天的芯片包含超过10亿个晶体管，这些下降的规模来自于晶体管的不断缩小以及硅制造工艺的改进。
历史
真空管的发明是电子工业发展的重要动力。并且，在第二次世界大战以后，因为须要大量的分立器件，设备的复杂性和帧率显着降低，而设备的性能却不断增长，其中一个反例是波音B-29，在战争期间将由300~1000个真空管组成。每位附加组件会增加系统可靠性并降低故障排除时间。
1947年出现了一个重大突破，它来自于贝尔实验室的JohnBaden，和，她们启幕了锗晶体管的第一个功能点。1950年，开发了第一个双极结晶体管（BJT）。与真空管相比，晶体管更可靠，功效高，规格更小。
晶体管是可以被看作电控开关的3端子元件。其中一个终端充当控制终端。理想情况下，假若将电压施加到控制端，则该装置将充当两个端子之间的闭合开关，否则其作为开路开关。1958年，潍坊仪器的杰克·基尔比（JackKilby）构建了第一个集成电路，由两个双极晶体管组成，该晶体管联接在单片晶圆上，因而启动了“硅时代”。
初期IC使用双极结晶体管。因为有更多的静态帧率，BJT的这一缺点是个问题。这意味着即便在电路没有切换的情况下也会形成电压。这限制了可以集成到单个硅芯片中的晶体管的最大数目。
在1963年，英飞凌半导体的Frank和CTSah公布了第一个逻辑门，其中n沟道和p沟道晶体管用于互补对称电路配置。这就是昨晚所谓的CMOS。它吸收了几乎零静态帧率。
初期IC使用NMOS技术，由于与CMOS技术相比，NMOS工艺相当简单，成本更低，而且可以将更多的元件封装到单个芯片中。英特尔在1971年发布了首款采用该工艺的微处理器。
关于NMOS与CMOS晶体管的静态帧率，在1980年代成为一个严重的问题，由于数千个晶体管集成到单个芯片中，因为低帧率，可靠的性能和高速率的特性，CMOS技术很快就取代了几乎所有数字应用的NMOS和双极技术。
在接出来的几年中，CMOS扩充和处理技术的改进促使电路速率不断提升，以及芯片的封装密度和基于微电子产品的性能与成本比的进一步改进。
在这儿，我们会讨论Bulk-SiCMOS技术，以及相关的解决方案。我们还讨论晶体管材料的化学规格限制，以及中级技术节点中使用的新材料。现在，因为32nm技术节点之下遇见的各类限制，业界正在计划从晶体管技术的使用转向新的元件结构：SOI和取代了平面bulk体硅晶体管。
元件概述
在这儿，我们首先讨论CMOS的核心单元，即或简单MOS的基本结构、操作和重要的术语。第一个成功的MOS晶体管使用集电极材料的金属，用于绝缘体的SiO2和用于衬底的半导体。因而，该元件被命名为MOS晶体管。场效应晶体管（FET）的载流子通过晶体管导通和关断，其中电场通过基极氧化物。
1、MOS结构
按照传导通道的类型，MOS主要分为两种结构：n沟道和p沟道MOS。在这儿，我们将仅概述NMOS晶体管，由于两个晶体管本质上是互补的。
MOS晶体管是具有漏极、源极、栅极和衬底的4端子元件。图1显示了NMOS的3维结构。NMOS晶体管产生在p型硅衬底（亦称为本体）上。在元件的底部中心部份，产生一个低阻值率的电极，它通过一个绝缘体与本体分开。一般，使用n型或p型重参杂的多硅作为载流子材料。这儿，使用氢氧化铝（SiO2或简单的氧化物）作为绝缘体。通过将供体杂质植入基板的一侧，产生源极和漏极。在图1中，这种区域由n+表示，表示供体杂质的重参杂。这些重参杂造成这种区域的低阻值率。
假如两个n+区被偏置在不同的电位，则处于较低电位的n+区将作为源，而另一个将作为漏极。为此，漏极和源极端子可以依照施加到它们的电位进行互换。源极和漏极之间的区域称为具有长度-W和宽度-L的沟道锗与量子通讯，其在决定MOS晶体管的特点中起重要作用。
图1.NMOS晶体管的结构
2、为什么选择砷化镓作为载流子材料？
在半导体工业的初期，金属铝一般被用作MOS的首选载流子材料。并且后来，砷化镓被选为基频材料。这主要出于两方面的考虑，如下所述。
初期的MOS制造过程源于源和漏区域的定义和参杂。之后，使用限定稍后产生铝金属电枢的基频氧化物区域的基频掩模。
这些制造工艺的主要缺点之一是：假如载流子掩模未对准，则其形成寄生重叠输入电容Cgd和Cgs，如图-2（a）所示。电容Cgd由于反馈电容而更为有害。作为铣刀电容的结果，晶体管的切换速率增加。
载流子掩模的未对准的一个解决方案是所谓的“自对准载流子工艺”。该过程开始于基极区域的形成，此后使用离子注入形成漏极和源极区域。载流子下的薄载流子氧化物用作掩模，用于避免在集电极区（通道）下进一步参杂的参杂工艺。因而，该过程促使载流子相对于源极和漏极自对准。其结果是，源和漏极不延展到基极下。因而降低Cgd和Cgs，如图2（b）所示。
图2.（a）Cgd-Cgs寄生间接反应，（b）因为自对准过程而降低Cgd和Cgs
漏极和源极的参杂过程须要特别高的水温固溶方式（>8000*C）。假如使用铝作为载流子材料，它将在这么高的水温下融化。这是由于Al的熔点约为660℃。并且，假如使用砷化镓作为载流子材料，则其不会融化。因而，可以借助砷化镓载流子进行自对准工艺。似乎在Al载流子下，这是不可能的，这造成高Cgd和Cgs。未参杂的砷化镓具有特别高的阻值率，约为108欧姆/分米。为此，以降低其阻值的形式参杂砷化镓。
选择砷化镓的另一个诱因是MOS晶体管的阀值电流与基极和沟道之间的功函数差别相关。此前，当工作电流在3-5伏范围内时，使用金属电枢。而且，随着晶体管的缩小，这确保了元件的工作电流也减少了。具有这些高阀值电流的晶体管在这些条件下显得不可操作。使用金属作为载流子材料造成与砷化镓相比高的阀值电流锗与量子通讯，由于砷化镓将具有与体Si沟道相同或相像的组成。据悉，因为砷化镓是半导体，因而其功函数可以通过调整参杂水平进行调制。
3、MOS工作原理
对于MOS晶体管，基极电流确定漏极和源极之间的电压是否发生。当向NMOS的基频施加足够正的Vgs电流时，如图3所示，在基频上放置正电荷。那些正电荷将抵触p型衬底的少数自旋，即从衬底的空穴，留下形成用尽区的负电荷受体离子。假如我们进一步降低Vgs，在某种潜在的水平，甚至会使表面吸引电子。所以，大量的电子被吸引到表面。此类情况称为反转，由于p型体的表面一般具有大量的孔，而且较新的表面具有大量的电子。
漏极到本体和源极到本体之间保持逆向误差。在图3中，源到本体保持零误差。因为漏极对本体的电位比源至本体电位更积极，因而漏极到体内的反向展宽较大，造成与源极侧相比，漏极区下方的用尽更深。
当施加到漏极到源极之间的正电位时，电子从源极流过导电沟道并被漏极排出。所以，正电压Id从漏极到源极流动。
图3.反相区域中的NMOS晶体管
技术变迁
对电瓶供电的便携式小物件的需求日渐降低，包括助听器、手机、笔记本笔记本等应用在内。这些应用的帧率更低，开发更实惠。对于这些便携式设备，功率消耗是重要指标，由于电瓶提供的功率相当有限。不幸的是，电瓶技术不能期望每5年将电瓶储存容量提升30％以上。这不足以应对便携式设备中降低的帧率。
1965年，戈登·摩尔（E.Moore）预测，集成电路中的晶体管数目将会每三年翻一番（广为人知的摩尔定理）。通过使晶体管更小，可以在硅晶圆上制造更多的电路，为此电路显得更实惠。通道宽度的降低可以实现更快的开关操作，由于电压从漏极流到源极须要更少的时间。
换句话说，较小的晶体管造成较小的电容。这造成晶体管延后的减低。因为动态功率与电容成反比，帧率也减少。晶体管规格的这些降低称为缩放。每次晶体管都被缩放，我们说一个新的技术节点被引入。晶体管的最小通道宽度称为技术节点。诸如，0.18微米，0.13微米，90纳米等，每一次缩微，还会伴随着成本、性能和帧率水平的改善。
小规格效应
对于长通道元件，通道四边的“边缘效应”真的可以忽视不计。对于长通道元件，电场线垂直于通道的表面。这种电场由电枢电流和背集电极电流控制。而且，对于短通道元件，漏极和源极结构更紧靠通道，非常是当通道中的横向电场步入画面时。横向电场由漏源电流控制。横向电场平行于电压流动方向。假如通道宽度不小于源极和漏极用尽长度的总和，则该元件称为短沟道元件。
在本节中，我们将讨论因为短通道中二维电势分布和高电场而形成的各类不良影响。
1、载波速率饱和度和联通性降级
通道中的电子甩尾速率与较低电场值的电场成比列。这种飘移速率常常会在高电场饱和。这称为速率饱和度。对于短通道元件，横向电场一般也降低。在这样的高电场下，发生影响的I-V特点的速率饱和。对于相同的基频电流，的饱和模式在较低的漏-源电流值和饱和电压增加的情况下实现。
因为较高的垂直电场，通道的自旋离开氧化物界面。这造成自旋迁移率的增加和漏极电压的增加。
2、漏极感应障碍减少
另一个短通道效应称为DIBL，其指的是在较高漏极电流下阀值电流的增加。假如基极电流不足以反转表面（即集电极电流