近来做项目总是遇见讯号过冲问题，通常同时存在上冲和下冲。另外还有与之对应的回沟问题。
准备把这块内容学习总结下：
———————————————————————————————————————————
一般主芯片与其他外设之间有许多传输线，讯号在这种传输线（PCB上的走线）上行走。在高速讯号中，一般存在讯号的完整性问题。影响讯号完整性的诱因之一就是，阻抗不匹配。这时侯在传输线上因为阻抗不匹配，讯号会存在反射情况，反射讯号与原始讯号叠加，才会形成过冲、回沟、台阶等讯号完整性的问题。
定义：过冲是在电平发生跳变时出现的一种现象，电平跳变后第一个峰值电流或谷值电流超过设定的标准电流（通常主芯片会对那些IO口的过充值进行限制，一般是[-0.3V~VCC+0.3V]）。假如以后第二、三个峰值电流存在较大起伏，则产生振铃。
害处：1.过冲的存在会影响芯片的使用寿命，由于峰值电流超出IO的承受能力，会使内部元件遭到毁坏电流过大解决方法，也会毁坏电路元元件。影响寿命的程度主要看过冲的最急剧值、持续时间和发生频度。2.过冲、回沟和振铃也会影响接收端对高低电平的判定电流过大解决方法，尤其是回沟。假如回沟的低值大于高电平，则会造成形成两次高低电平跳变的表象，因而造成接收端错判。
形成缘由（阐述，详情可以百度到）：主要诱因在于传输线的阻抗不匹配，导致讯号的反射，多个反射讯号和原讯号在传输线上进行了叠加，造成过冲和振铃。（可以想像下光从空气中射入水底，两个地方的传输系数不同）
构建模型：源端—Rs—Rz—末端
通常理想情况下，末端接受的输入阻抗无穷大，源端输出端的输出阻抗趋近于0。设源端串接的匹配内阻阻抗为Rs，传输线（PCB走线）阻抗为Rz。讯号会在传输线两端无休止的反射振荡，反射电流的幅值越来越趋近于0，最终趋向稳态。
假如RsRz，则边缘会变缓或则形成回沟，上升时间变长。Rs=Rz，才是理想的状态。
解决方式：
1.若果是主芯片发出来的讯号过冲，则可以减少驱动电压。（而且通常不用，由于大多是PCB会不一样，因而阻抗也不一样，假若每款都调驱动电压，则变动较多）
2.源端内阻修改，进行阻抗匹配。本质上是去除讯号路径上的阻抗突变。（在设计原理图时就须要在源端预留一个内阻位置，但是PCB布局时置于紧靠源端的位置）（后续过冲问题更改时，可以通过估算阻抗值，或则拿大内阻试下去）
3.在末端并联一个匹配内阻到电源或则地（类似上下拉内阻）。这个可以去除讯号在末端的一次反射，但降低了帧率，通常不用。
4.降低TVS管限制峰值。（考虑成本问题，通常也不用）
5.在源端降低一个对地的电容。电容可以抑制讯号的突变，进而使讯号边缘变缓达到减少过冲的目的。而且边缘变缓后也会影响一些讯号的传输和辨识，尤其是对边缘时间有要求的。因而也不会常用，用的时侯也是上件容值小的电容，增加RC值。
参考：嵌入式工作室