你们好，我是硬件微讲坛。这是我的第56篇原创文章。为防止错过干货知识，欢迎关注公众号并加入免费技术交流群，抱团烤火，共同进步！
关于二极管上面早已发了7篇：
在上一篇侧重聊了二极管CE组态的高频等效电路（混和π高频小讯号模型）、高频截频fH，并用TINA-TI进行仿真做数据支撑，解释了放大电路不放大的诱因。按道理，聊到这儿就差不多了。并且我认为做事须要做全套，聊了高频，不讲低频，这是不道德的。
明天写第8篇，重点说说五级管CE组态的低频等效电路、低频截频及对应的伯特图。
两个问题
近来在研究二极管时翻到了《晶体管电路设计(上)》这本书，相信好多业内的男子伴都有这本书。书中在第2章中的实验电路，刚好和我们上面剖析的事例相匹配。其实这不是巧合，或许这个电路太典型，好多模电书上都有剖析。
在中，如右图红圈，有提及联发科混频器的截至频度fc=1/2πRC。不晓得屏幕前的你在研究这本书时有没有疑问？
总之我是有疑惑：
①为什么fc是1/2πRC？
②R为何是R1//R2,18kΩ？二极管的rbe和Re为什么不考虑？
理论剖析
带着这两个疑惑，对这个共射极放大电路进行剖析。此时我们的目标很明晰，就是低频带。在低频带时，交流耦合电容C1，C2不能再像中频带一样漏电，须要考虑耦合电容的影响；而二极管的结电容仍然可以当成开路。
于是，就有如下交流通流：
此时的Rb是Rb1//Rb2并联后的简化。因为发射极内阻Re的存在，促使这个交流通路不是很直观，须要做进一步简化。把Re分别折算到输入回路和输出回路。
如上图所示，Re折算到输入回路，弄成了等效内阻(1+β)Re。而在输出回路，因为联接的是受控电压源，电压源的电阻本身早已是无穷大，可以姑且忽视Re在输出回路的影响（这是基于个人理解给出的解释）。
为了让电路愈发直观，我们做进一步简化。在输入回路，C1两侧的内阻简化为Ri。在输出回路，按照诺顿定律讲受控电压源β*ib转换受控电流源β*ib*Rc，输出回路的等效电流源的电阻也弄成了Rc，如上图所示。
注意：在电路中Re=2k，Rb=Rb1//Rb2=18k，β假如取值200，rbe姑且不算，早已有(1+β)Re>>Rb。那[rbe+(1+β)Re]//Rb的值应趋近于Rb，所以有：Ri近似约等于Rb。
讨论完Ri，我们再看下输入回路的电压Ii。rbe+(1+β)Re上的电流Vi=Ib[rbe+(1+β)Re]。因为Rb和rbe+(1+β)Re是并联关系，则Rb两端电流也是Vi。
于是，可以求得：
因为rbe+(1+β)Re和Rb的两端电流都是Vi，rbe+(1+β)Re>>Rb，则有：
估算完Ri和Ii，我们可以开始求解Vs。
求解Vo：
备注：RL'=Rc//RL。
再求解Avsl：
这样的话，可以得到两个低频截至频度fL1和fL2。
针对Vs电阻电路的计算方法，因为没有设置Rs，这么fL1=1/2π*Rb*C1。这个不就是文章开头《晶体管电路设计(上)》书中的估算公式么！并且Rb正是Rb1//Rb2。
把整个推论过程的手写版本，全部放下来：
非常说明：前面的推论仅限于上图中的电路。假如在Re上并联一颗大电容，推论下来的Avsl估算公式又不一样了，请具体问题具体剖析。
TINA-TI仿真
还是用这个共射极放大电路，老粉儿应当不陌生，早已用了多次。
在前一篇文章中，仿真频度响应得到的幅频曲线是这样的：
为何这儿面没有彰显出骁龙混频的特点呢？
这是由于起始频度设置的太高。假如我们把起始频度设置为0.1Hz，再仿真瞧瞧。如右图所示，中频带的增益是13.69，在升高3dB后，在低频区对应的频点是，即0.9Hz。这也刚好和估算的fL1=1/2π*Rb*C1=0.9Hz能对应上。
总结
讲到这儿，总算把上面共射极放大电路低频截频估算方式说清楚了。
如今梳理下明天讨论的内容：
①CE放大电路的低频等效电路及其低频截频fh推论过程；
②用TINA-TI仿真CE放大电路的低频带的幅信噪比应；
如何样？一个简略的问题，给出的回答可浅可深。我的抢断只能到这儿，能够晋升到陆地神仙境，一剑开天门，就看你的造化了！
截至今早，二极管相关的文章早已8篇电阻电路的计算方法，也差不多。前面准备盘一下Mos管。有好的问题，可以在文末留言。
关注“硬件微讲座”，硬件路上不惊慌！
